(資料圖)

在ISSCC 2023國際固態(tài)電路大會(huì)上，AMD提出了多種新的整合封裝設(shè)想，將內(nèi)存季翀?jiān)贑PU內(nèi)部，并且以堆疊的形式體現(xiàn)，AMD表示這種設(shè)計(jì)可以讓計(jì)算核心以更短的距離、更高的帶寬、更低的延遲訪問內(nèi)存，而且能大大降低功耗，2.5D封裝可以做到獨(dú)立內(nèi)存功耗的30％左右。

AMD甚至考慮在Instinct系列加速卡已經(jīng)整合封裝HBM高帶寬內(nèi)存的基礎(chǔ)上，在后者之上繼續(xù)堆疊DRAM內(nèi)存，但只是一層，容量不會(huì)太大。

文章信息內(nèi)容轉(zhuǎn)自快科技。

關(guān)鍵詞：